目錄
第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 計數(shù)制 1
1.1.1 十進(jìn)制數(shù) 1
1.1.2 二進(jìn)制數(shù) 1
1.1.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù) 2
1.1.4 數(shù)制之間的轉(zhuǎn)換 3
1.2 常用編碼 4
1.2.1 二-十進(jìn)制碼(BCD碼) 4
1.2.2 循環(huán)碼 5
1.2.3 ASCII碼 5
1.3 邏輯代數(shù)基礎(chǔ) 6
1.3.1 邏輯變量和邏輯函數(shù) 6
1.3.2 基本邏輯運算和基本邏輯門 7
1.3.3 邏輯代數(shù)的基本公式和常用公式 10
1.3.4 邏輯函數(shù)的表示方法 11
1.3.5 邏輯函數(shù)的化簡 12
習(xí)題1 20
第2章 邏輯門電路 22
2.1 概述 22
2.2 CMOS門電路 23
2.2.1 MOS管的開關(guān)模型 23
2.2.2 CMOS反相器的電路結(jié)構(gòu)和工作原理 23
2.2.3 CMOS反相器的傳輸特性曲線和抗干擾能力 24
2.2.4 CMOS反相器的輸入特性曲線和輸出特性曲線 26
2.2.5 CMOS反相器的動態(tài)特性 28
2.2.6 與非門 29
2.2.7 或非門 30
2.3 其他類型的CMOS門電路及其性能參數(shù) 31
2.3.1 三態(tài)門 31
2.3.2 CMOS傳輸門 32
2.3.3 漏極開路門（OD門） 33
2.3.4 低電壓CMOS門電路 36
2.3.5 CMOS門電路主要性能參數(shù) 37
2.4 TTL門電路 37
2.4.1 雙極型三極管的開關(guān)特性 37
2.4.2 TTL與非門的電路結(jié)構(gòu)和工作原理 38
2.4.3 TTL與非門特性曲線 39
2.4.4 TTL門電路主要性能參數(shù) 42
2.5 ECL門電路 43
2.5.1 ECL門電路工作原理 44
2.5.2 ECL門電路主要特點 45
2.6 Bi-CMOS門電路 46
2.6.1 Bi-CMOS門電路工作原理 46
2.6.2 Bi-CMOS門電路主要性能參數(shù) 47
2.7 數(shù)字電路使用中應(yīng)注意的問題 47
2.7.1 CMOS門電路使用中應(yīng)注意的問題 47
2.7.2 TTL門電路使用中應(yīng)注意的問題 49
2.7.3 數(shù)字電路接口 49
習(xí)題2 50
第3章 組合邏輯電路 55
3.1 組合邏輯電路的特點 55
3.2 小規(guī)模集成電路構(gòu)成的組合邏輯電路的分析與設(shè)計 55
3.2.1 分析方法 55
3.2.2 設(shè)計方法 57
3.3 編碼器 59
3.3.1 二進(jìn)制編碼器 59
3.3.2 優(yōu)先編碼器 59
3.4 譯碼器 62
3.4.1 二進(jìn)制譯碼器 62
3.4.2 二-十進(jìn)制譯碼器 64
3.4.3 半導(dǎo)體數(shù)碼管和七段字形譯碼器 65
3.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 68
3.5.1 數(shù)據(jù)分配器 68
3.5.2 數(shù)據(jù)選擇器 69
3.6 數(shù)值比較電路 73
3.7 算術(shù)運算電路 75
3.7.1 二進(jìn)制加法電路 75
3.7.2 二進(jìn)制減法電路 78
3.7.3 算術(shù)邏輯單元 80
3.8 奇偶校驗電路 83
3.8.1 奇偶校驗的基本原理 83
3.8.2 中規(guī)模集成奇偶發(fā)生器/校驗器 84
3.9 中規(guī)模集成電路構(gòu)成的組合邏輯電路的設(shè)計 85
3.10 組合邏輯電路中的競爭-冒險 88
3.10.1 競爭-冒險的產(chǎn)生 88
3.10.2 競爭-冒險的判斷 89
3.10.3 競爭-冒險的消除 89
3.11 用硬件描述語言設(shè)計組合邏輯電路 89
3.11.1 可編程邏輯器件（PLD） 90
3.11.2 硬件描述語言Verilog HDL基礎(chǔ) 92
3.11.3 用Verilog HDL實現(xiàn)組合邏輯電路的設(shè)計 100
習(xí)題3 105
第4章 鎖存器和觸發(fā)器 110
4.1 鎖存器 110
4.1.1 閂鎖電路及基本SR鎖存器 110
4.1.2 門控SR鎖存器 112
4.1.3 D鎖存器 113
4.2 觸發(fā)器 11 4
4.2.1 主從D觸發(fā)器 11 4
4.2.2 邊沿觸發(fā)JK觸發(fā)器 117
4.2.3 維持阻塞D觸發(fā)器 119
4.3 其他功能的觸發(fā)器 120
4.4 觸發(fā)器邏輯功能的轉(zhuǎn)換 121
習(xí)題4 122
第5章 時序邏輯電路 126
5.1 時序邏輯電路的特點和表示方法 126
5.1.1 時序邏輯電路的特點 126
5.1.2 時序邏輯電路的表示方法 126
5.2 時序邏輯電路的分析方法 128
5.3 寄存器 131
5.3.1 數(shù)碼寄存器 132
5.3.2 移位寄存器 133
5.4 計數(shù)器 135
5.4.1 計數(shù)器分類 135
5.4.2 二進(jìn)制計數(shù)器 137
5.4.3 十進(jìn)制計數(shù)器 140
5.4.4 可逆計數(shù)器 142
5.4.5 中規(guī)模集成計數(shù)器構(gòu)成的任意進(jìn)制計數(shù)器 143
5.4.6 移位寄存器型計數(shù)器 145
5.5 順序脈沖發(fā)生器 146
5.6 時序邏輯電路的設(shè)計方法 149
5.7 用Verilog HDL實現(xiàn)時序邏輯電路的設(shè)計 156
習(xí)題5 163
第6章 半導(dǎo)體存儲器 167
6.1 概述 167
6.1.1 半導(dǎo)體存儲器的特點和分類 167
6.1.2 半導(dǎo)體存儲器的技術(shù)指標(biāo) 167
6.2 只讀存儲器 168
6.2.1 固定只讀存儲器 168
6.2.2 可編程只讀存儲器 169
6.2.3 可擦可編程只讀存儲器 170
6.3 隨機存取存儲器 173
6.3.1 靜態(tài)RAM 173
6.3.2 動態(tài)RAM 175
6.3.3 集成RAM簡介 176
6.3.4 RAM的擴展 176
習(xí)題6 177
第7章 脈沖波形的產(chǎn)生與整形 180
7.1 集成 555定時器及其應(yīng)用 180
7.1.1 電路組成和工作原理 180
7.1.2 集成 555定時器的應(yīng)用 181
7.2 門電路構(gòu)成的矩形波發(fā)生器與整形電路 186
7.2.1 多諧振蕩器 186
7.2.2 單穩(wěn)態(tài)電路 188
7.2.3 施密特觸發(fā)電路 189
習(xí)題7 192
第8章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換 195
8.1 數(shù)模轉(zhuǎn)換器（DAC） 195
8.1.1 二進(jìn)制權(quán)電阻DAC 195
8.1.2 R-2R倒T型電阻網(wǎng)絡(luò)DAC 196
8.1.3 DAC的主要技術(shù)指標(biāo) 197
8.1.4 DAC0832簡介 198
8.1.5 DAC應(yīng)用舉例 200
8.2 模數(shù)轉(zhuǎn)換器（ADC） 203
8.2.1 幾個基本概念 203
8.2.2 并行比較ADC 206
8.2.3 反饋比較ADC 206
8.2.4 雙積分型ADC 210
8.2.5 ADC的主要技術(shù)指標(biāo) 211
8.2.6 ADC080 1簡介 212
8.2.7 ADC應(yīng)用舉例 214
習(xí)題8 216
第9章 數(shù)字系統(tǒng)分析與設(shè)計 218
9.1 數(shù)字系統(tǒng)概述 218
9.2 數(shù)字系統(tǒng)設(shè)計語言——寄存器傳送語言 218
9.2.1 基本語句 219
9.2.2 設(shè)計舉例 222
9.3 簡易計算機的功能分析與電路設(shè)計 227
9.3.1 簡易計算機的基本結(jié)構(gòu) 227
9.3.2 簡易計算機框圖設(shè)計 228
9.3.3 簡易計算機控制器設(shè)計 230
9.3.4 簡易計算機部件邏輯設(shè)計 233
9.3.5 簡易計算機的實現(xiàn) 238
習(xí)題9 242
附錄A GAL、CPLD和FPGA簡介 243
A.1 GAL 243
A.2 CPLD 249
A.3 FPGA 253
A.4 PLD開發(fā)的一般步驟 259
附錄B 《電氣簡圖用圖形符號第12部分：二進(jìn)制邏輯元件》(GB/T 4728.12－2022)簡介 261
B.1 符號的構(gòu)成 261
B.2 邏輯約定 262
B.3 各種限定符號 263
B.4 關(guān)聯(lián)標(biāo)注法 266
B.5 常用器件符號示例 268
附錄C 常用邏輯符號對照表 269
參考文獻(xiàn) 271