本書為職業(yè)本科教材，系成都職業(yè)技術(shù)學院中國特色高水平專業(yè)群產(chǎn)教融合項目建設(shè)成果之一。本書以VivadoFPGA(現(xiàn)場可編程門陣列)設(shè)計套件為軟件平臺，以FPGA口袋機為硬件平臺，將硬件描述語言VerilogHDL與FPGA設(shè)計實例相結(jié)合，系統(tǒng)介紹了利用Vivado和VerilogHDL進行數(shù)字電路設(shè)計和FPGA開發(fā)的方法與流程。本書分為基礎(chǔ)篇、入門篇、提高篇、進階篇和應(yīng)用篇，涵蓋硬件開發(fā)平臺及軟件開發(fā)工具、VerilogHDL語言基礎(chǔ)、基礎(chǔ)邏輯電路設(shè)計、結(jié)構(gòu)化邏輯電路設(shè)計、狀態(tài)機設(shè)計、IP核調(diào)用、常用接口電路設(shè)計、復雜數(shù)字電路系統(tǒng)設(shè)計等內(nèi)容。本書將VerilogHDL的語法講解融入大量的FPGA設(shè)計實例中，內(nèi)容由淺入深、循序漸進、系統(tǒng)全面，易于讀者掌握VerilogHDL和FPGA設(shè)計方法。